Familias Lógicas - UNLP

1 Familias L gicasIntroducci n a los Sistemas L gicos y Digitales2020 Sergio NoriegaCrecimiento del tr fico global del protocolo de internetNecesidad de tecnolog as que brinden mayor velocidad, portabilidad, menor consumo y mayor densidad de integraci n de la densidad de integraci nLa ley de Moore establece que se duplica por a o la cantidad de transistores (Trs) por el 2017 el estado del arte generaba transistores de 10 nm de longitud de canal, lo que permit a albergar en un chip a millones de ellos. Hoy se ha superado la barrera de los 7 nm. La FPGA Stratix 10 (2019) de Intel tiene tecnolog a de 14 nm y emplea millones de (2019) lanz un micro de tecnolog a de 7nm y 12 nm con casi millones de (Q4-2019) lo hizo con tecnolog a de 10 o comparativo de un mismo dise opero con diferente tama o de L gicasLas Familias L gicas son tecnolog as que permiten implementar lasfunciones tanto l gicas como matem ticas en el sistema binario.

2 CLASIFICACI N:Dependiendo de la tecnolog a empleada:BIPOLARL gica TTL (Transistor-Transistor Logic).L gica ECL (Emitter-Coupled Logic).MOSL gica CMOS (Complemmentary Metal-Oxide Semiconductor). lvds (Low voltage differential signaling ). BIPOLAR-MOSL gica BiCMOS. CML (Current Mode Logic).OTRASL gica GaAs (Galio-Ars nico), gica el ctrica (relays, llaves, etc.).L gica neum gica : Aqu , se tratar n los primeros 3 L gicasFAMILIA L GICA IDEALV elocidad de respuesta infinita (retardos nulos)ABttABConsumo de energ a nulo Vcc AB0 VmAEsto requiere que el dispositivo no consumacorriente de la fuente de alimentaci s impone otra condici n y es que si hay una carga conectada a la salida del mismo la misma debe ser infinita para no pedirle corriente al = 0 Lista de DeseosFamilias L gicasFAMILIA L GICA IDEALI nmunidad al ruido del 50% de la tensi n de alimentaci n ABVBVccVcc/200 Vcc/2 VcctVAVAM ientras la se al de entrada nosupere los Vcc/2 Volts el inversor siguereconociendo el 0 a su mismo sucede para el 1.

3 De estamanera se tiene un M rgen de ruido de Vcc/2 50% para cada nivel l el m rgen m ximo que se : Aqu no se considera el conceptode Schmitt Trigger que se plantear de DeseosVBFamilias L gicasFAMILIA L GICA IDEALC apacidad de carga infinita:AB0 VZL= CL , RLVo+-0 VZL= CL , RL0VZ0 = 0 Impedancia de entrada infinita:La tensi n de salida no var a conla impedancia de entrada al serinfinita no consume corriente dela fuente a la cual est +-0 VZin = Lista de DeseosFamilias L gicas-VABC = A + BC = A B+VABL GICA DIODO (DL)BAS = (A + B) BC-V+VEsta l gica no permitecascadas de compuertasni puede resolver fuente partida(+V y V)Aqu cuando A = B = 0 y C = 1 La tensi n enS = 0 Volts si las R son iguales.

4 +V 1 -V 0 +V 1 -V 0 Familias L gicasL GICA DIODO-TRANSISTOR (DTL)-VAB+V 1 -V 0 +V-VC = A + BEsta l gica permite realizar negaciones implementa cualquier funci hay ganancia de tensi n permite cascada de serios por tener un m rgen de ruido peque o y retardoselevados. Adem s requiere fuente XIMO PASO L GICA TRANSISTOR-TRANSISTOR (TTL)InversorFamilias L gicasFAMILIA TTLL gica TTLE voluci nserie 74, serie 74L, serie 74S (Schottky), serie 74LS (Schottky de bajo consumo),serie 74 ALS, 74F,versiones de baja tensi n de alimentaci l gica TTL (Transistor Transistor Logic) se instaur en la d cada del 70 como la m s competitiva respecto a CMOS y ECL dado que presentaba la mejor relaci n primera versi n fu la denominada 74, 74L y 74S (por utilizar transistores Schottky).

5 La ltima versi n fu la serie 74LS que gener 3 subfamilias: 74LS, 74 ALS y bien aparecieron versiones de baja tensi n de alimentaci n, TTL fu superada tecnol gicamente por CMOS, debido a que la segunda logr evolucionar obteniendo mayor velocidad, densidad de integraci n, m rgen de ruido y menor consumo que TTL. Familias L gicasEste tipo de configuraci n permite:>Trabajar con fuente simple (+5V).>Consumir poca corriente a la entrada (alta impedancia de entrada).>Problemas con retardos ya que Rc debe ser peque a y eso implica gran de TTLF amilias L gicasFAMILIA TTLEl ciruito anterior se mejora en la etapa de y T3 act an como llaves quese abren y cierran en diodo evita que se satureT2 junto con T3 (T2 debeestar cortado con ViH (en alto).)

6 Con la inclusi n de D, se nece-sitar an 0,6V adicionales parahacer conducir a T2 en L gicasFAMILIA TTLT ransistor multiemisorPor la tecnolog a empleada, las AND y OR se implementan negando a las NAND y NOR, respectivamente. Por lo tanto las primeras tienen mayortiempo de L gicasFAMILIA TTLSi se unen salidas TTL y porejemplo la salida de la compuerta A est en H y la de B en L, circular a una Imuy grande que puededa ar al transistor T4 de ende si se requiere unir salidas se deben emplear CIscon salida OPEN externaSalidas con transistorescon colector abiertoFamilias L gicasFAMILIA TTLF unci n de transferenciaidealizada de un inversor TTLF unci n de transferencia t pica de un inversor con rangos de funcionamiento garantizados por el fabricanteZona de trabajoLa transici n de estado no ocurre en 2.

7 5 V(mitad de Vcc) sino en aproximadamente 1,2 V, lejos de lo gr fica de la derecha indica que se permite que una salida TTL puede en estado alto bajar hasta 2,4 V sin salir de especificaci n, lo mismo que en estado bajo puede subir hasta 0,4 a su entrada reconocer un estado alto hasta una tensi n de 2 V y un nivel bajo hasta0,8 V. Si se cumple todo esto la compuerta reconocer correctamente los dos niveles l gicos. Familias L gicasFAMILIA TTLE fecto de incrementar la carga a la salida de una compuerta "1": La tensi n en nivel L de la salida ir creciendo a medida que aumenta la corriente de carga.

8 Lo contrario pasa en el nivel H (va bajando). El resultado es una degradaci n del m rgen de ruido. En estado alto (H) a medida que se suman entradas la tensi n VoH va a ir contrario en bajo, la tensi n de salida VoL ir ning n concepto deber llegar a los valores l mites ( 2,4 V en H 0,8 V en L), caso contrario es posible que las compuertas "2" y "3" interpreten malel nivel l gico. Se definen valores normalizados de corriente de entrada para cada nivel l gico: IiHmax=40 uA e IiLmax=1, establece que idealmente cada compuerta puede soportar 10 del mismotipo a su entrada sin salir de especificaci n, es decir que podr entregarIoHmax=400uA e IoLmax= L gicasFAMILIA TTLEn el ejemplo hay 3 inversores: El "1" es cargado por las entradas de "2" y "3".

9 Para saber si "1" cumple con los niveles de tensi n en H y L, se debe leer la hoja de datos y en base a los valores m ximos de Iie Io para cada nivel, hacer la suma y verificar que tanto en H como en L no se exceda de la m xima corriente de salida requerida por la compuerta "1".De la hoja de datos se desprende que:IimaxH=20uA e IiLmax=-0,36mA(negativo porque la corriente sale dedel pin de entrada).IoHmax=-0,4mA e IoLmax= son 2 compuertas e igualesen este caso:IiLtotal=-0,72mA < IoLmax=8mAIiHtotal=40uA < IoHmax=-0,4mAEn este caso el inversor "1" puede alimentar a ambos caso en H: 0,4mA/20uA=20 caso en L: 8mA/0,36mA=22 inversores.

10 El l mite real es la peor condici n:FAn Out = 20 compuertasFamilias L gicasFAMILIA TTLM rgen de ruido en nivel alto y bajoSalida de compuerta 1 Entrada de compuerta 2Si se cumplen las condiciones estipuladas de niveles de entrada y salida entre la salida de una compuerta y las entradas de otras conectadas a la misma, existir un m rgen de tensiones tantoen H y L que en TTL es de alrededor de 400mV para que se llegue a caso cr tico de error alquerer reconocer un dado nivel l gico. se denominan M rgen de Ruido en nivel bajo: NML yM rgen de Ruido en el nivel alto: L gicasFAMILIA TTLL gica de tercer estado (tri-state)Su funci n es de gran utilidad en los circuitos de interconexi n entreun microprocesador con perif ricos ya que estos ltimos deben compartir el mismo bus de datos del micro y s lo uno debe estar activo en un dado L gicasFAMILIA TTLC ircuito de un inversor TTL serie 74 LSPower Schottky comenz con la serie 74S y culmin con la 74LS, donde la Lsignifica versi n de bajo consumo (Low Power Schottky).