Transcription of 3章 実装形態 - ieice-hbkb.org
{{id}} {{{paragraph}}}
10 3 3 10 - 3 3 [2009 9 ] SoC SiP System in Package SiP 3 SiP Jisso 1970 DIP Dual Inline Package SOP Small Outline Package QFP Quad Flat Package BGA Ball Grid Array CSP Chip Size Package CSP WLP Wafer Level Package 1) SoC SiP 3 3 1, 2) TSV MEMS 3 SiP SoC SoC SiP 3 SiP SiP 3-1 3 3 SiP 3-2 2010 1/(6) 10 3 3 10 - 3 - 3 3-1 SiP [2009 9 ] SiP
10 群-3 編-3 章 〈ver.1/2010.2.1〉 10群 - 3編 - 3章 . 3-2 3次元実装技術と3次元SiP (執筆者:小谷光司)[2009年9月 受領] 前述のように,SiP とはMCP 技術を用いて複数の集積回路チップからなるシステムを単一
Domain:
Source:
Link to this page:
Please notify us if you found a problem with this document:
{{id}} {{{paragraph}}}