Les entrées/sorties Les périphériques

1 1 Les entr es/sortiesLes p riph riques La fonction d un ordinateur est letraitement de l information (fonctionr alis e au niveau de la m moire etl UC). L ordinateur acquiert cetteinformation et restitue cette informationau moyen d E/S2La fonction de communication Les changes d informations entre lesp riph riques, le processeur central, lam moire centraleEntr e Traiter Sortie3 entr es/Sorties Les p riph riques Dispositifs mat riels permettant d assurerles changes d informations en entr e eten sortie entre l ordinateur et l ext rieur oude stocker de mani re permanente desinformations Clavier Souris Imprimantes crans.

2 4 Simple Configuration des E/SContr leur E/SComposant E/S Dans le mod le LMC E/S mod lis es par des paniers IN/OUT Dans un ordinateur r el ces dernierssont remplac s par un contr leur5 Contr leurs E/S Communication entre les modules duprocesseur et les p riph riques Le but est d adapter la diversit desp riph riques (d bit, tps de r ponse, formatdes donn es, etc.) une interface communeob issant aux normes adopt s par leconstructeur Double nature Communication avec la m moire centrale et lemicroprocesseur Au travers de bus dits bus d extension (ISA, USB, PCI.)

3 Communication avec les p riph riques Pilotage6 entr es/SortiesProcesseur centralM moirecacheM moire centraleUnit d changeR seauBus7 Copyright 2010 John Wiley & Sons, de composants E/S8 Gestion des entr es-sorties Trois m thodes de gestion des entr es-sorties La liaison programm e Les entr es-sorties pilot es par lesinterruptions L utilisation d un dispositif permettant desacc s directs la m moire, DMA9 liaison programm e Mod le le plus simple dans lequel le contr leur E/S estconnect une paire de registres E/S(donn e&adresse) dans le CPU via un bus Processeur central est totalement utilis pour contr leret piloter les changes avec le p riph rique Transfert d un mot la fois.

4 Le CPU reste bloqu duranttoute la dur e de l change10 liaison programm e Analogie entre les registres et les panier IN/OUT dumod le LMC En pratique, il y a plusieurs p riph riques connect s auCPU (on utilise le champ d adresse de l instruction E/S;LMC capacit d adresser 100 E/S) Communication tr s lente Utilisation: Clavier d ordinateur communication avec des contr leurs E/S11 liaison programm e Le processeur fait une attente active: il attend quele p riph rique soit libre en ex cutant desinstructions Mode de gestion est inefficaceOccupation unit centrale (UC)UC syst meWordP riph rique12334 Sch ma temporel.

5 entr es-sorties programm es12 Copyright 2010 John Wiley & Sons, programm e, Exemple13 Copyright 2010 John Wiley & Sons, programm e, Exemple149-14 entr es-sorties pilot es par les interruptions Interruption Signal qui force le processeur l interrompre l ex cution du programme encours pour lancer une proc dure sp cialeappel e proc dure d interruption lib re CPU de l attente d v nements Fournis un contr le d E/S ext rieur Exemples entr e impr vue Situation anormale Instructions ill gales multit ches, multiprocesseurs15 entr es-sorties pilot es par les interruptions Le p riph rique utilise le m canisme desinterruptions pour signaler qu il est pr t Tous les p riph riques signalent un v nement au processeur par le biais d uneligne d interruption unique en positionnant lesignal correspondant Pour prendre en charge les interruptions leSyst me d exploitation dispose d un ensemblede programmes de gestion des interruptions la r ception d une interruption le programmeen cours d ex cution est arr t au profit duprogramme de

6 Gestion d interruption16 Copyright 2010 John Wiley & Sons, CPU cycle de la gestion des interruptions Cycle Fetch / Execute Cycle de la gestion des interruptionsHALTSTARTF etch Next InstructionExecute InstructionCheck for InterruptInterrupts DisabledProcessInterrupt17 Copyright 2010 John Wiley & Sons, Point de vue de l utilisateur Possession en permanence le processeur saufpendant les p riodes o le processeur est attribu auprogramme de gestion de l interruption et du pilote Traitement en t che de fondWordPilote imprimanteSyst me d interruptionsP riph riqueSch ma temporel: entr es-sorties pilot es par interruptionsEntr es-sorties pilot es par les interruptions1919 Gestions des interruptions Comment l ordinateur identifie lep riph rique demandant une interruption?

7 Que se passe t-il si une interruption arrivealors que l ordinateur en traite d j uneautre? Que se passe t-il si plusieurs interruptionsarrivent en m me temps? Priorit ?2020 Gestions des interruptions Comment l ordinateur identifie lep riph rique demandant une interruption? Scrutation Identification du composant par scrutation, eninterrogeant, tous les p riph riques Interruption vectored Le p riph rique apr s avoir d pos un signald interruption, place sur le bus decommunication l identification de l interruption Mat riel suppl mentaire21 Copyright 2010 John Wiley & Sons, vectored 22 Copyright 2010 John Wiley & Sons, 2010 John Wiley & Sons.

8 De multiples interruptions24 Acc s direct la m moire M canisme d interruptions est efficace Toutefois il ne faut pas que le temps utilis par leprocesseur pour le programme de gestion d interruptionet du pilote soit trop important. Solution: Diminuer le nombre d interruptions Chargement partir de la m moire principale sans utilisation duprocesseur central Dispositif DMA (Direct Memory Access) Composant mat riel comprend Un registre d adresse Un registre de comptage Un registre de commande (lecture ou criture) Une zone tampon permettant le stockage de donn es Un composant actif, de type processeur2525 Acc s direct la m moire Le dispositif DMA est un composant mat rielpermettant d effectuer des changes entrem moire centrale et unit d change sansutilisation du processeur Le DMA se charge enti rement du transfert d un bloc dedonn es Le CPU initialise l change en lui donnant l identificationdu p riph rique concern , le sens du transfert.

9 L adresse en m moire centrale du premier mot transf rer et le nombre de mots concern s par l change Lorsque l change est termin e, le DMA signale auCPU que l op ration est termin e par interruption26 Acc s direct la m moire DMA Pendant tout le temps de l op ration d e/s leprocesseur central est libreOccupation UCUC Syst meUC UtilisateurP riph riqueSch ma temporel d ex cution avec un m canisme de DMALe processeur est libre2727 Acc s direct la m moire Pour les petits transferts il est pr f rables d utiliserla liaison programm e, c est aussi le cas pourl initialisation et le contr le d un transfert DMA Exemple.

10 Criture/Lecture d un bloc m moire surun disque28 Bus Bus Lignes associ es aux donn es, adresses,contr le (horloge, interruptions,lecture/ criture, exceptions, etc.) Un PC actuel est organis autour d un(non exhaustif) Bus CPU Bus PCI (32/64-bits de largeur) (qqfois) un bus ISA29 Bus Un Bus est un groupement de conducteurs lectriques permettant une connexionphysique et le transport de signaux entre lesdiff rents composants de l ordinateur Ligne: Chaque conducteur dans le bus 4 types de signaux Les donn es Les adresses Le contr le La puissance (parfois)2930 Caract ristiques de bus Le nombre de conducteurs s par s La largeur (nombre de bits) des donn es La capacit d adressage Les lignes du bus sont d di es pour un type de signalparticulier ou sont partag es Le d bit Le taux de transfert de donn es en bits parsecond La distance entre deux points finals du bus Topologie Type de contr le requis3031 Cat gories de Bus Les bus parall les vs.